arch/arm/src/tiva, arch/arm/include: Add support for Tiva TM4C123AH6PM.
This commit is contained in:
Nathan Hartman
Gregory Nutt
parent
a276942f59
commit
5a2d5fb7f9
@ -248,6 +248,30 @@
|
||||
# define TIVA_NAES 0 /* No AES module */
|
||||
# define TIVA_NDES 0 /* No DES module */
|
||||
# define TIVA_NHASH 0 /* No SHA1/MD5 hash module */
|
||||
#elif defined(CONFIG_ARCH_CHIP_TM4C123AH6PM)
|
||||
# undef LM3S /* Not LM3S family */
|
||||
# undef LM4F /* Not LM4F family */
|
||||
# define TM4C 1 /* TM4C family */
|
||||
# undef SIMPLELINK /* Not SimpleLink family */
|
||||
# define TIVA_NTIMERS 6 /* Six 16/32-bit timers */
|
||||
# define TIVA_NWIDETIMERS 6 /* Six 32/64-bit timers */
|
||||
# define TIVA_NWDT 2 /* Two watchdog timers */
|
||||
# define TIVA_NETHCONTROLLERS 0 /* No Ethernet controller */
|
||||
# define TIVA_NLCD 0 /* No LCD controller */
|
||||
# define TIVA_NSSI 4 /* Four SSI module */
|
||||
# define TIVA_NUARTS 8 /* Eight UART modules */
|
||||
# define TIVA_NI2C 6 /* Six I2C modules */
|
||||
# define TIVA_NADC 2 /* Two ADC modules */
|
||||
# define TIVA_NPWM 2 /* Two PWM generator modules */
|
||||
# define TIVA_NQEI 2 /* Two quadrature encoders */
|
||||
# define TIVA_NPORTS 7 /* Seven Ports (GPIOA-G) */
|
||||
# define TIVA_NCANCONTROLLER 2 /* Two CAN controllers */
|
||||
# define TIVA_NUSBOTGFS 0 /* No USB 2.0 OTG FS */
|
||||
# define TIVA_NUSBOTGHS 0 /* No USB 2.0 OTG HS */
|
||||
# define TIVA_NCRC 0 /* No CRC module */
|
||||
# define TIVA_NAES 0 /* No AES module */
|
||||
# define TIVA_NDES 0 /* No DES module */
|
||||
# define TIVA_NHASH 0 /* No SHA1/MD5 hash module */
|
||||
#elif defined(CONFIG_ARCH_CHIP_TM4C1294NCPDT)
|
||||
# undef LM3S /* Not LM3S family */
|
||||
# undef LM4F /* Not LM4F family */
|
||||
|
||||
@ -46,6 +46,34 @@
|
||||
* Pre-processor Definitions
|
||||
************************************************************************************/
|
||||
|
||||
/* All of the TM4C123* part numbers in the following list basically have the
|
||||
* same set of interrupt vectors. However, each part number varies in
|
||||
* peripherals and features it supports. For each part number, vectors that
|
||||
* are unused (because the part number doesn't have that feature) are marked
|
||||
* as "reserved."
|
||||
*
|
||||
* TM4C1230C3PM, TM4C1230D5PM, TM4C1230E6PM, TM4C1230H6PM, TM4C1231C3PM,
|
||||
* TM4C1231D5PM, TM4C1231D5PZ, TM4C1231E6PM, TM4C1231E6PZ, TM4C1231H6PGE,
|
||||
* TM4C1231H6PM, TM4C1231H6PZ, TM4C1232C3PM, TM4C1232D5PM, TM4C1232E6PM,
|
||||
* TM4C1232H6PM, TM4C1233C3PM, TM4C1233D5PM, TM4C1233D5PZ, TM4C1233E6PM,
|
||||
* TM4C1233E6PZ, TM4C1233H6PGE, TM4C1233H6PM, TM4C1233H6PZ, TM4C1236D5PM,
|
||||
* TM4C1236E6PM, TM4C1236H6PM, TM4C1237D5PM, TM4C1237D5PZ, TM4C1237E6PM,
|
||||
* TM4C1237E6PZ, TM4C1237H6PGE, TM4C1237H6PM, TM4C1237H6PZ, TM4C123AE6PM,
|
||||
* TM4C123AH6PM, TM4C123BE6PM, TM4C123BE6PZ, TM4C123BH6PGE, TM4C123BH6PM,
|
||||
* TM4C123BH6PZ, TM4C123BH6ZRB, TM4C123FE6PM, TM4C123FH6PM, TM4C123GE6PM,
|
||||
* TM4C123GE6PZ, TM4C123GH6PGE, TM4C123GH6PM, TM4C123GH6PZ, TM4C123GH6ZRB,
|
||||
* TM4C123GH6ZXR.
|
||||
*
|
||||
* Likewise, all of the TM4C129* part numbers in the following list basically
|
||||
* have the same set of interrupt vectors. The same note as above applies
|
||||
* regarding vectors marked "reserved."
|
||||
*
|
||||
* TM4C1290NCPDT, TM4C1290NCZAD, TM4C1292NCPDT, TM4C1292NCZAD, TM4C1294KCPDT,
|
||||
* TM4C1294NCPDT, TM4C1294NCZAD, TM4C1297NCZAD, TM4C1299KCZAD, TM4C1299NCZAD,
|
||||
* TM4C129CNCPDT, TM4C129CNCZAD, TM4C129DNCPDT, TM4C129DNCZAD, TM4C129EKCPDT,
|
||||
* TM4C129ENCPDT, TM4C129ENCZAD, TM4C129LNCZAD, TM4C129XKCZAD, TM4C129XNCZAD.
|
||||
*/
|
||||
|
||||
/* IRQ numbers. The IRQ number corresponds vector number and hence map directly to
|
||||
* bits in the NVIC. This does, however, waste several words of memory in the IRQ
|
||||
* to handle mapping tables.
|
||||
@ -367,8 +395,164 @@
|
||||
|
||||
# define NR_IRQS (155) /* (Really fewer because of reserved vectors) */
|
||||
|
||||
#elif defined(CONFIG_ARCH_CHIP_TM4C129XNC)
|
||||
#elif defined(CONFIG_ARCH_CHIP_TM4C123AH6PM)
|
||||
# define TIVA_IRQ_GPIOA (16) /* Vector 16: GPIO Port A */
|
||||
# define TIVA_IRQ_GPIOB (17) /* Vector 17: GPIO Port B */
|
||||
# define TIVA_IRQ_GPIOC (18) /* Vector 18: GPIO Port C */
|
||||
# define TIVA_IRQ_GPIOD (19) /* Vector 19: GPIO Port D */
|
||||
|
||||
# define TIVA_IRQ_GPIOE (20) /* Vector 20: GPIO Port E */
|
||||
# define TIVA_IRQ_UART0 (21) /* Vector 21: UART 0 */
|
||||
# define TIVA_IRQ_UART1 (22) /* Vector 22: UART 1 */
|
||||
# define TIVA_IRQ_SSI0 (23) /* Vector 23: SSI 0 */
|
||||
# define TIVA_IRQ_I2C0 (24) /* Vector 24: I2C 0 */
|
||||
# define TIVA_IRQ_PWM0_FAULT (25) /* Vector 25: PWM0 Fault */
|
||||
# define TIVA_IRQ_PWM0_GEN0 (26) /* Vector 26: PWM0 Generator 0 */
|
||||
# define TIVA_IRQ_PWM0_GEN1 (27) /* Vector 27: PWM0 Generator 1 */
|
||||
# define TIVA_IRQ_PWM0_GEN2 (28) /* Vector 28: PWM0 Generator 2 */
|
||||
# define TIVA_IRQ_QEI0 (29) /* Vector 29: QEI0 */
|
||||
|
||||
# define TIVA_IRQ_ADC0 (30) /* Vector 30: ADC Sequence 0 */
|
||||
# define TIVA_IRQ_ADC1 (31) /* Vector 31: ADC Sequence 1 */
|
||||
# define TIVA_IRQ_ADC2 (32) /* Vector 32: ADC Sequence 2 */
|
||||
# define TIVA_IRQ_ADC3 (33) /* Vector 33: ADC Sequence 3 */
|
||||
# define TIVA_IRQ_WDOG (34) /* Vector 34: Watchdog Timers 0 and 1 */
|
||||
# define TIVA_IRQ_TIMER0A (35) /* Vector 35: 16/32-Bit Timer 0 A */
|
||||
# define TIVA_IRQ_TIMER0B (36) /* Vector 36: 16/32-Bit Timer 0 B */
|
||||
# define TIVA_IRQ_TIMER1A (37) /* Vector 37: 16/32-Bit Timer 1 A */
|
||||
# define TIVA_IRQ_TIMER1B (38) /* Vector 38: 16/32-Bit Timer 1 B */
|
||||
# define TIVA_IRQ_TIMER2A (39) /* Vector 39: 16/32-Bit Timer 2 A */
|
||||
|
||||
# define TIVA_IRQ_TIMER2B (40) /* Vector 40: 16/32-Bit Timer 2 B */
|
||||
# define TIVA_IRQ_COMPARE0 (41) /* Vector 41: Analog Comparator 0 */
|
||||
# define TIVA_IRQ_COMPARE1 (42) /* Vector 42: Analog Comparator 1 */
|
||||
# define TIVA_RESERVED_43 (43) /* Vector 43: Reserved */
|
||||
# define TIVA_IRQ_SYSCON (44) /* Vector 44: System Control */
|
||||
# define TIVA_IRQ_FLASHCON (45) /* Vector 45: FLASH and EEPROM Control */
|
||||
# define TIVA_IRQ_GPIOF (46) /* Vector 46: GPIO Port F */
|
||||
# define TIVA_IRQ_GPIOG (47) /* Vector 47: GPIO Port G */
|
||||
# define TIVA_RESERVED_48 (48) /* Vector 48: Reserved */
|
||||
# define TIVA_IRQ_UART2 (49) /* Vector 49: UART 2 */
|
||||
|
||||
# define TIVA_IRQ_SSI1 (50) /* Vector 50: SSI 1 */
|
||||
# define TIVA_IRQ_TIMER3A (51) /* Vector 51: 16/32-Bit Timer 3 A */
|
||||
# define TIVA_IRQ_TIMER3B (52) /* Vector 52: 16/32-Bit Timer 3 B */
|
||||
# define TIVA_IRQ_I2C1 (53) /* Vector 53: I2C 1 */
|
||||
# define TIVA_IRQ_QEI1 (54) /* Vector 54: QEI1 */
|
||||
# define TIVA_IRQ_CAN0 (55) /* Vector 55: CAN 0 */
|
||||
# define TIVA_IRQ_CAN1 (56) /* Vector 56: CAN 1 */
|
||||
# define TIVA_RESERVED_57 (57) /* Vector 57: Reserved */
|
||||
# define TIVA_RESERVED_58 (58) /* Vector 58: Reserved */
|
||||
# define TIVA_RESERVED_59 (59) /* Vector 59: Reserved */
|
||||
|
||||
# define TIVA_RESERVED_60 (60) /* Vector 60: Reserved */
|
||||
# define TIVA_IRQ_PWM0_GEN3 (61) /* Vector 61: PWM0 Generator 3 */
|
||||
# define TIVA_IRQ_UDMASOFT (62) /* Vector 62: uDMA Software */
|
||||
# define TIVA_IRQ_UDMAERROR (63) /* Vector 63: uDMA Error */
|
||||
# define TIVA_IRQ_ADC1_0 (64) /* Vector 64: ADC1 Sequence 0 */
|
||||
# define TIVA_IRQ_ADC1_1 (65) /* Vector 65: ADC1 Sequence 1 */
|
||||
# define TIVA_IRQ_ADC1_2 (66) /* Vector 66: ADC1 Sequence 2 */
|
||||
# define TIVA_IRQ_ADC1_3 (67) /* Vector 67: ADC1 Sequence 3 */
|
||||
# define TIVA_RESERVED_68 (68) /* Vector 68: Reserved */
|
||||
# define TIVA_RESERVED_69 (69) /* Vector 69: Reserved */
|
||||
|
||||
# define TIVA_RESERVED_70 (70) /* Vector 70: Reserved */
|
||||
# define TIVA_RESERVED_71 (71) /* Vector 71: Reserved */
|
||||
# define TIVA_RESERVED_72 (72) /* Vector 72: Reserved */
|
||||
# define TIVA_IRQ_SSI2 (73) /* Vector 73: SSI 2 */
|
||||
# define TIVA_IRQ_SSI3 (74) /* Vector 74: SSI 3 */
|
||||
# define TIVA_IRQ_UART3 (75) /* Vector 75: UART 3 */
|
||||
# define TIVA_IRQ_UART4 (76) /* Vector 76: UART 4 */
|
||||
# define TIVA_IRQ_UART5 (77) /* Vector 77: UART 5 */
|
||||
# define TIVA_IRQ_UART6 (78) /* Vector 78: UART 6 */
|
||||
# define TIVA_IRQ_UART7 (79) /* Vector 79: UART 7 */
|
||||
|
||||
# define TIVA_RESERVED_80 (80) /* Vector 80: Reserved */
|
||||
# define TIVA_RESERVED_81 (81) /* Vector 81: Reserved */
|
||||
# define TIVA_RESERVED_82 (82) /* Vector 82: Reserved */
|
||||
# define TIVA_RESERVED_83 (83) /* Vector 83: Reserved */
|
||||
# define TIVA_IRQ_I2C2 (84) /* Vector 84: I2C 2 */
|
||||
# define TIVA_IRQ_I2C3 (85) /* Vector 85: I2C 3 */
|
||||
# define TIVA_IRQ_TIMER4A (86) /* Vector 86: 16/32-Bit Timer 4 A */
|
||||
# define TIVA_IRQ_TIMER4B (87) /* Vector 87: 16/32-Bit Timer 4 B */
|
||||
# define TIVA_RESERVED_88 (88) /* Vector 88: Reserved */
|
||||
# define TIVA_RESERVED_89 (89) /* Vector 89: Reserved */
|
||||
|
||||
# define TIVA_RESERVED_90 (90) /* Vector 90: Reserved */
|
||||
# define TIVA_RESERVED_91 (91) /* Vector 91: Reserved */
|
||||
# define TIVA_RESERVED_92 (92) /* Vector 92: Reserved */
|
||||
# define TIVA_RESERVED_93 (93) /* Vector 93: Reserved */
|
||||
# define TIVA_RESERVED_94 (94) /* Vector 94: Reserved */
|
||||
# define TIVA_RESERVED_95 (95) /* Vector 95: Reserved */
|
||||
# define TIVA_RESERVED_96 (96) /* Vector 96: Reserved */
|
||||
# define TIVA_RESERVED_97 (97) /* Vector 97: Reserved */
|
||||
# define TIVA_RESERVED_98 (98) /* Vector 98: Reserved */
|
||||
# define TIVA_RESERVED_99 (99) /* Vector 99: Reserved */
|
||||
|
||||
# define TIVA_RESERVED_100 (100) /* Vector 100: Reserved */
|
||||
# define TIVA_RESERVED_101 (101) /* Vector 101: Reserved */
|
||||
# define TIVA_RESERVED_102 (102) /* Vector 102: Reserved */
|
||||
# define TIVA_RESERVED_103 (103) /* Vector 103: Reserved */
|
||||
# define TIVA_RESERVED_104 (104) /* Vector 104: Reserved */
|
||||
# define TIVA_RESERVED_105 (105) /* Vector 105: Reserved */
|
||||
# define TIVA_RESERVED_106 (106) /* Vector 106: Reserved */
|
||||
# define TIVA_RESERVED_107 (107) /* Vector 107: Reserved */
|
||||
# define TIVA_IRQ_TIMER5A (108) /* Vector 108: 16/32-Bit Timer 5 A */
|
||||
# define TIVA_IRQ_TIMER5B (109) /* Vector 109: 16/32-Bit Timer 5 B */
|
||||
|
||||
# define TIVA_IRQ_WTIMER0A (110) /* Vector 110: 32/64-Bit Timer 0 A */
|
||||
# define TIVA_IRQ_WTIMER0B (111) /* Vector 111: 32/64-Bit Timer 0 B */
|
||||
# define TIVA_IRQ_WTIMER1A (112) /* Vector 112: 32/64-Bit Timer 1 A */
|
||||
# define TIVA_IRQ_WTIMER1B (113) /* Vector 113: 32/64-Bit Timer 1 B */
|
||||
# define TIVA_IRQ_WTIMER2A (114) /* Vector 114: 32/64-Bit Timer 2 A */
|
||||
# define TIVA_IRQ_WTIMER2B (115) /* Vector 115: 32/64-Bit Timer 2 B */
|
||||
# define TIVA_IRQ_WTIMER3A (116) /* Vector 116: 32/64-Bit Timer 3 A */
|
||||
# define TIVA_IRQ_WTIMER3B (117) /* Vector 117: 32/64-Bit Timer 3 B */
|
||||
# define TIVA_IRQ_WTIMER4A (118) /* Vector 118: 32/64-Bit Timer 4 A */
|
||||
# define TIVA_IRQ_WTIMER4B (119) /* Vector 119: 32/64-Bit Timer 4 B */
|
||||
|
||||
# define TIVA_IRQ_WTIMER5A (120) /* Vector 120: 32/64-Bit Timer 5 A */
|
||||
# define TIVA_IRQ_WTIMER5B (121) /* Vector 121: 32/64-Bit Timer 5 B */
|
||||
# define TIVA_IRQ_SYSTEM (122) /* Vector 122: System Exception (imprecise) */
|
||||
# define TIVA_RESERVED_123 (123) /* Vector 123: Reserved */
|
||||
# define TIVA_RESERVED_124 (124) /* Vector 124: Reserved */
|
||||
# define TIVA_IRQ_I2C4 (125) /* Vector 125: I2C 4 */
|
||||
# define TIVA_IRQ_I2C5 (126) /* Vector 126: I2C 5 */
|
||||
# define TIVA_RESERVED_127 (127) /* Vector 127: Reserved */
|
||||
# define TIVA_RESERVED_128 (128) /* Vector 128: Reserved */
|
||||
# define TIVA_RESERVED_129 (129) /* Vector 129: Reserved */
|
||||
|
||||
# define TIVA_RESERVED_130 (130) /* Vector 130: Reserved */
|
||||
# define TIVA_RESERVED_131 (131) /* Vector 131: Reserved */
|
||||
# define TIVA_RESERVED_132 (132) /* Vector 132: Reserved */
|
||||
# define TIVA_RESERVED_133 (133) /* Vector 133: Reserved */
|
||||
# define TIVA_RESERVED_134 (134) /* Vector 134: Reserved */
|
||||
# define TIVA_RESERVED_135 (135) /* Vector 135: Reserved */
|
||||
# define TIVA_RESERVED_136 (136) /* Vector 136: Reserved */
|
||||
# define TIVA_RESERVED_137 (137) /* Vector 137: Reserved */
|
||||
# define TIVA_RESERVED_138 (138) /* Vector 138: Reserved */
|
||||
# define TIVA_RESERVED_139 (139) /* Vector 139: Reserved */
|
||||
|
||||
# define TIVA_RESERVED_140 (140) /* Vector 140: Reserved */
|
||||
# define TIVA_RESERVED_141 (141) /* Vector 141: Reserved */
|
||||
# define TIVA_RESERVED_142 (142) /* Vector 142: Reserved */
|
||||
# define TIVA_RESERVED_143 (143) /* Vector 143: Reserved */
|
||||
# define TIVA_RESERVED_144 (144) /* Vector 144: Reserved */
|
||||
# define TIVA_RESERVED_145 (145) /* Vector 145: Reserved */
|
||||
# define TIVA_RESERVED_146 (146) /* Vector 146: Reserved */
|
||||
# define TIVA_RESERVED_147 (147) /* Vector 147: Reserved */
|
||||
# define TIVA_RESERVED_148 (148) /* Vector 148: Reserved */
|
||||
# define TIVA_RESERVED_149 (149) /* Vector 149: Reserved */
|
||||
|
||||
# define TIVA_IRQ_PWM1_GEN0 (150) /* Vector 150: PWM1 Generator 0 */
|
||||
# define TIVA_IRQ_PWM1_GEN1 (151) /* Vector 151: PWM1 Generator 1 */
|
||||
# define TIVA_IRQ_PWM1_GEN2 (152) /* Vector 152: PWM1 Generator 2 */
|
||||
# define TIVA_IRQ_PWM1_GEN3 (153) /* Vector 153: PWM1 Generator 3 */
|
||||
# define TIVA_IRQ_PWM1_FAULT (154) /* Vector 154: PWM1 Fault */
|
||||
|
||||
# define NR_IRQS (155) /* (Really fewer because of reserved vectors) */
|
||||
|
||||
#elif defined(CONFIG_ARCH_CHIP_TM4C129XNC)
|
||||
# define TIVA_IRQ_GPIOA (16) /* Vector 16: GPIO Port A */
|
||||
# define TIVA_IRQ_GPIOB (17) /* Vector 17: GPIO Port B */
|
||||
# define TIVA_IRQ_GPIOC (18) /* Vector 18: GPIO Port C */
|
||||
|
||||
@ -82,6 +82,24 @@ config ARCH_CHIP_LM4F120
|
||||
select ARCH_CHIP_LM4F
|
||||
select ARCH_HAVE_FPU
|
||||
|
||||
config ARCH_CHIP_TM4C123AH6PM
|
||||
bool "TM4C123AH6PM"
|
||||
depends on ARCH_CHIP_TIVA
|
||||
select ARCH_CHIP_TM4C
|
||||
select ARCH_CHIP_TM4C123
|
||||
select TIVA_HAVE_GPIOA_IRQS
|
||||
select TIVA_HAVE_GPIOB_IRQS
|
||||
select TIVA_HAVE_GPIOC_IRQS
|
||||
select TIVA_HAVE_GPIOD_IRQS
|
||||
select TIVA_HAVE_GPIOE_IRQS
|
||||
select TIVA_HAVE_GPIOF_IRQS
|
||||
select TIVA_HAVE_GPIOG_IRQS
|
||||
select TIVA_HAVE_EEPROM
|
||||
select TIVA_HAVE_I2C4
|
||||
select TIVA_HAVE_I2C5
|
||||
select TIVA_HAVE_QEI0
|
||||
select TIVA_HAVE_QEI1
|
||||
|
||||
config ARCH_CHIP_TM4C123GH6ZRB
|
||||
bool "TM4C123GH6ZRB"
|
||||
depends on ARCH_CHIP_TIVA
|
||||
|
||||
@ -60,6 +60,9 @@
|
||||
#include "hardware/tiva_pinmap.h"
|
||||
#include "hardware/tiva_memorymap.h"
|
||||
|
||||
#include <arch/board/board.h>
|
||||
|
||||
|
||||
/************************************************************************************
|
||||
* Private Types
|
||||
************************************************************************************/
|
||||
|
||||
@ -51,7 +51,8 @@
|
||||
#if defined(CONFIG_ARCH_CHIP_LM3S6965) || defined(CONFIG_ARCH_CHIP_LM4F120) || \
|
||||
defined(CONFIG_ARCH_CHIP_LM3S8962) || defined(CONFIG_ARCH_CHIP_LM3S9B96) || \
|
||||
defined(CONFIG_ARCH_CHIP_LM3S9B92) || \
|
||||
defined(CONFIG_ARCH_CHIP_TM4C123GH6ZRB) || defined(CONFIG_ARCH_CHIP_TM4C123GH6PM)
|
||||
defined(CONFIG_ARCH_CHIP_TM4C123GH6ZRB) || defined(CONFIG_ARCH_CHIP_TM4C123GH6PM) || \
|
||||
defined(CONFIG_ARCH_CHIP_TM4C123AH6PM)
|
||||
|
||||
/* These parts all support a 1KiB erase page size and a total FLASH memory size
|
||||
* of 256Kib or 256 pages.
|
||||
|
||||
@ -48,7 +48,8 @@
|
||||
|
||||
/* Memory map ***********************************************************************/
|
||||
|
||||
#if defined(CONFIG_ARCH_CHIP_TM4C123GH6ZRB)
|
||||
#if defined (CONFIG_ARCH_CHIP_TM4C123AH6PM) || defined(CONFIG_ARCH_CHIP_TM4C123GH6ZRB) || \
|
||||
defined(CONFIG_ARCH_CHIP_TM4C123GH6PM)
|
||||
# define TIVA_FLASH_BASE 0x00000000 /* -0x0003ffff: On-chip FLASH */
|
||||
/* -0x00ffffff: Reserved */
|
||||
# define TIVA_ROM_BASE 0x01000000 /* -0x1fffffff: Reserved for ROM */
|
||||
@ -70,27 +71,6 @@
|
||||
# define TIVA_ETM_BASE 0xe0041000 /* -0xe0041fff: Embedded Trace Macrocell */
|
||||
/* -0xffffffff: Reserved */
|
||||
|
||||
#elif defined(CONFIG_ARCH_CHIP_TM4C123GH6PM)
|
||||
# define TIVA_FLASH_BASE 0x00000000 /* -0x0003ffff: On-chip FLASH */
|
||||
/* -0x00ffffff: Reserved */
|
||||
# define TIVA_ROM_BASE 0x01000000 /* -0x1fffffff: Reserved for ROM */
|
||||
# define TIVA_SRAM_BASE 0x20000000 /* -0x20007fff: Bit-banded on-chip SRAM */
|
||||
/* -0x21ffffff: Reserved */
|
||||
# define TIVA_ASRAM_BASE 0x22000000 /* -0x220fffff: Bit-band alias of 20000000- */
|
||||
/* -0x3fffffff: Reserved */
|
||||
# define TIVA_PERIPH_BASE 0x40000000 /* -0x4001ffff: FiRM Peripherals */
|
||||
/* -0x41ffffff: Peripherals */
|
||||
# define TIVA_APERIPH_BASE 0x42000000 /* -0x43ffffff: Bit-band alias of 40000000- */
|
||||
/* -0xdfffffff: Reserved */
|
||||
# define TIVA_ITM_BASE 0xe0000000 /* -0xe0000fff: Instrumentation Trace Macrocell */
|
||||
# define TIVA_DWT_BASE 0xe0001000 /* -0xe0001fff: Data Watchpoint and Trace */
|
||||
# define TIVA_FPB_BASE 0xe0002000 /* -0xe0002fff: Flash Patch and Breakpoint */
|
||||
/* -0xe000dfff: Reserved */
|
||||
# define TIVA_NVIC_BASE 0xe000e000 /* -0xe000efff: Nested Vectored Interrupt Controller */
|
||||
/* -0xe003ffff: Reserved */
|
||||
# define TIVA_TPIU_BASE 0xe0040000 /* -0xe0040fff: Trace Port Interface Unit */
|
||||
# define TIVA_ETM_BASE 0xe0041000 /* -0xe0041fff: Embedded Trace Macrocell */
|
||||
/* -0xffffffff: Reserved */
|
||||
#elif defined(CONFIG_ARCH_CHIP_TM4C129XNC) || defined(CONFIG_ARCH_CHIP_TM4C1294NCPDT)
|
||||
# define TIVA_FLASH_BASE 0x00000000 /* -0x000fffff: On-chip FLASH */
|
||||
/* -0x01ffffff: Reserved */
|
||||
@ -278,6 +258,84 @@
|
||||
# define TIVA_SYSCON_BASE (TIVA_PERIPH_BASE + 0xfe000) /* -0xfefff: System Control */
|
||||
# define TIVA_UDMA_BASE (TIVA_PERIPH_BASE + 0xff000) /* -0xfffff: Micro Direct Memory Access */
|
||||
|
||||
#elif defined(CONFIG_ARCH_CHIP_TM4C123AH6PM)
|
||||
|
||||
/* Peripheral Base Addresses */
|
||||
|
||||
# define TIVA_WDOG0_BASE (TIVA_PERIPH_BASE + 0x00000) /* -0x00fff: Watchdog Timer 0 */
|
||||
# define TIVA_WDOG1_BASE (TIVA_PERIPH_BASE + 0x01000) /* -0x00fff: Watchdog Timer 1 */
|
||||
/* -0x03fff: Reserved */
|
||||
# define TIVA_GPIOA_BASE (TIVA_PERIPH_BASE + 0x04000) /* -0x04fff: GPIO Port A */
|
||||
# define TIVA_GPIOB_BASE (TIVA_PERIPH_BASE + 0x05000) /* -0x05fff: GPIO Port B */
|
||||
# define TIVA_GPIOC_BASE (TIVA_PERIPH_BASE + 0x06000) /* -0x06fff: GPIO Port C */
|
||||
# define TIVA_GPIOD_BASE (TIVA_PERIPH_BASE + 0x07000) /* -0x07fff: GPIO Port D */
|
||||
# define TIVA_SSI0_BASE (TIVA_PERIPH_BASE + 0x08000) /* -0x08fff: SSI0 */
|
||||
# define TIVA_SSI1_BASE (TIVA_PERIPH_BASE + 0x09000) /* -0x09fff: SSI1 */
|
||||
# define TIVA_SSI2_BASE (TIVA_PERIPH_BASE + 0x0a000) /* -0x0afff: SSI2 */
|
||||
# define TIVA_SSI3_BASE (TIVA_PERIPH_BASE + 0x0b000) /* -0x0bfff: SSI3 */
|
||||
# define TIVA_UART0_BASE (TIVA_PERIPH_BASE + 0x0c000) /* -0x0cfff: UART0 */
|
||||
# define TIVA_UART1_BASE (TIVA_PERIPH_BASE + 0x0d000) /* -0x0dfff: UART1 */
|
||||
# define TIVA_UART2_BASE (TIVA_PERIPH_BASE + 0x0e000) /* -0x0efff: UART2 */
|
||||
# define TIVA_UART3_BASE (TIVA_PERIPH_BASE + 0x0f000) /* -0x0ffff: UART3 */
|
||||
# define TIVA_UART4_BASE (TIVA_PERIPH_BASE + 0x10000) /* -0x10fff: UART4 */
|
||||
# define TIVA_UART5_BASE (TIVA_PERIPH_BASE + 0x11000) /* -0x11fff: UART5 */
|
||||
# define TIVA_UART6_BASE (TIVA_PERIPH_BASE + 0x12000) /* -0x12fff: UART6 */
|
||||
# define TIVA_UART7_BASE (TIVA_PERIPH_BASE + 0x13000) /* -0x13fff: UART7 */
|
||||
/* -0x1ffff: Reserved */
|
||||
# define TIVA_I2C0_BASE (TIVA_PERIPH_BASE + 0x20000) /* -0x20fff: I2C0 */
|
||||
# define TIVA_I2C1_BASE (TIVA_PERIPH_BASE + 0x21000) /* -0x21fff: I2C1 */
|
||||
# define TIVA_I2C2_BASE (TIVA_PERIPH_BASE + 0x22000) /* -0x22fff: I2C2 */
|
||||
# define TIVA_I2C3_BASE (TIVA_PERIPH_BASE + 0x23000) /* -0x23fff: I2C3 */
|
||||
# define TIVA_GPIOE_BASE (TIVA_PERIPH_BASE + 0x24000) /* -0x24fff: GPIO Port E */
|
||||
# define TIVA_GPIOF_BASE (TIVA_PERIPH_BASE + 0x25000) /* -0x25fff: GPIO Port F */
|
||||
# define TIVA_GPIOG_BASE (TIVA_PERIPH_BASE + 0x26000) /* -0x26fff: GPIO Port G */
|
||||
/* -0x27fff: Reserved */
|
||||
# define TIVA_PWM0_BASE (TIVA_PERIPH_BASE + 0x28000) /* -0x28fff: PWM 0 */
|
||||
# define TIVA_PWM1_BASE (TIVA_PERIPH_BASE + 0x29000) /* -0x29fff: PWM 1 */
|
||||
/* -0x2bfff: Reserved */
|
||||
# define TIVA_QEI0_BASE (TIVA_PERIPH_BASE + 0x2c000) /* -0x2cfff: QEI 0 */
|
||||
# define TIVA_QEI1_BASE (TIVA_PERIPH_BASE + 0x2d000) /* -0x2dfff: QEI 1 */
|
||||
/* -0x2ffff: Reserved */
|
||||
# define TIVA_TIMER0_BASE (TIVA_PERIPH_BASE + 0x30000) /* -0x30fff: 16/32 Timer 0 */
|
||||
# define TIVA_TIMER1_BASE (TIVA_PERIPH_BASE + 0x31000) /* -0x31fff: 16/32 Timer 1 */
|
||||
# define TIVA_TIMER2_BASE (TIVA_PERIPH_BASE + 0x32000) /* -0x32fff: 16/32 Timer 2 */
|
||||
# define TIVA_TIMER3_BASE (TIVA_PERIPH_BASE + 0x33000) /* -0x33fff: 16/32 Timer 3 */
|
||||
# define TIVA_TIMER4_BASE (TIVA_PERIPH_BASE + 0x34000) /* -0x34fff: 16/32 Timer 4 */
|
||||
# define TIVA_TIMER5_BASE (TIVA_PERIPH_BASE + 0x35000) /* -0x35fff: 16/32 Timer 5 */
|
||||
# define TIVA_WTIMER0_BASE (TIVA_PERIPH_BASE + 0x36000) /* -0x36fff: 32/64 Wide Timer 0 */
|
||||
# define TIVA_WTIMER1_BASE (TIVA_PERIPH_BASE + 0x37000) /* -0x37fff: 32/64 Wide Timer 1 */
|
||||
# define TIVA_ADC0_BASE (TIVA_PERIPH_BASE + 0x38000) /* -0x38fff: ADC 0 */
|
||||
# define TIVA_ADC1_BASE (TIVA_PERIPH_BASE + 0x39000) /* -0x39fff: ADC 1 */
|
||||
/* -0x3bfff: Reserved */
|
||||
# define TIVA_CMP_BASE (TIVA_PERIPH_BASE + 0x3c000) /* -0x3cfff: Analog Comparators */
|
||||
/* -0x3ffff: Reserved */
|
||||
# define TIVA_CAN0_BASE (TIVA_PERIPH_BASE + 0x40000) /* -0x40fff: CAN Controller 0 */
|
||||
# define TIVA_CAN1_BASE (TIVA_PERIPH_BASE + 0x41000) /* -0x41fff: CAN Controller 1 */
|
||||
/* -0x4bfff: Reserved */
|
||||
# define TIVA_WTIMER2_BASE (TIVA_PERIPH_BASE + 0x4c000) /* -0x4cfff: 32/64 Wide Timer 2 */
|
||||
# define TIVA_WTIMER3_BASE (TIVA_PERIPH_BASE + 0x4d000) /* -0x4dfff: 32/64 Wide Timer 3 */
|
||||
# define TIVA_WTIMER4_BASE (TIVA_PERIPH_BASE + 0x4e000) /* -0x4efff: 32/64 Wide Timer 4 */
|
||||
# define TIVA_WTIMER5_BASE (TIVA_PERIPH_BASE + 0x4f000) /* -0x4ffff: 32/64 Wide Timer 5 */
|
||||
/* -0x57fff: Reserved */
|
||||
# define TIVA_GPIOAAHB_BASE (TIVA_PERIPH_BASE + 0x58000) /* -0x58fff: GPIO Port A (AHB aperture) */
|
||||
# define TIVA_GPIOBAHB_BASE (TIVA_PERIPH_BASE + 0x59000) /* -0x59fff: GPIO Port B (AHB aperture) */
|
||||
# define TIVA_GPIOCAHB_BASE (TIVA_PERIPH_BASE + 0x5a000) /* -0x5afff: GPIO Port C (AHB aperture) */
|
||||
# define TIVA_GPIODAHB_BASE (TIVA_PERIPH_BASE + 0x5b000) /* -0x5bfff: GPIO Port D (AHB aperture) */
|
||||
# define TIVA_GPIOEAHB_BASE (TIVA_PERIPH_BASE + 0x5c000) /* -0x5cfff: GPIO Port E (AHB aperture) */
|
||||
# define TIVA_GPIOFAHB_BASE (TIVA_PERIPH_BASE + 0x5d000) /* -0x5dfff: GPIO Port F (AHB aperture) */
|
||||
# define TIVA_GPIOGAHB_BASE (TIVA_PERIPH_BASE + 0x5e000) /* -0x5efff: GPIO Port G (AHB aperture) */
|
||||
/* -0xaefff: Reserved */
|
||||
# define TIVA_EEPROM_BASE (TIVA_PERIPH_BASE + 0xaf000) /* -0xaffff: EEPROM and Key Locker */
|
||||
/* -0xbffff: Reserved */
|
||||
# define TIVA_I2C4_BASE (TIVA_PERIPH_BASE + 0xc0000) /* -0xc0fff: I2C4 */
|
||||
# define TIVA_I2C5_BASE (TIVA_PERIPH_BASE + 0xc1000) /* -0xc1fff: I2C5 */
|
||||
/* -0xf8fff: Reserved */
|
||||
# define TIVA_SYSEXC_BASE (TIVA_PERIPH_BASE + 0xf9000) /* -0xf9fff: System Exception Control */
|
||||
/* -0xfcfff: Reserved */
|
||||
# define TIVA_FLASHCON_BASE (TIVA_PERIPH_BASE + 0xfd000) /* -0xfdfff: FLASH Control */
|
||||
# define TIVA_SYSCON_BASE (TIVA_PERIPH_BASE + 0xfe000) /* -0xfefff: System Control */
|
||||
# define TIVA_UDMA_BASE (TIVA_PERIPH_BASE + 0xff000) /* -0xfffff: Micro Direct Memory Access */
|
||||
|
||||
#elif defined(CONFIG_ARCH_CHIP_TM4C129XNC)
|
||||
|
||||
/* Peripheral region 1 */
|
||||
|
||||
@ -619,6 +619,203 @@
|
||||
# define GPIO_WTIM5_CCP0 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTD | GPIO_PIN_6)
|
||||
# define GPIO_WTIM5_CCP1 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTD | GPIO_PIN_7)
|
||||
|
||||
#elif defined(CONFIG_ARCH_CHIP_TM4C123AH6PM)
|
||||
|
||||
# define GPIO_ADC_AIN0 (GPIO_FUNC_ANINPUT | GPIO_PORTE | GPIO_PIN_3)
|
||||
# define GPIO_ADC_AIN1 (GPIO_FUNC_ANINPUT | GPIO_PORTE | GPIO_PIN_2)
|
||||
# define GPIO_ADC_AIN2 (GPIO_FUNC_ANINPUT | GPIO_PORTE | GPIO_PIN_1)
|
||||
# define GPIO_ADC_AIN3 (GPIO_FUNC_ANINPUT | GPIO_PORTE | GPIO_PIN_0)
|
||||
# define GPIO_ADC_AIN4 (GPIO_FUNC_ANINPUT | GPIO_PORTD | GPIO_PIN_3)
|
||||
# define GPIO_ADC_AIN5 (GPIO_FUNC_ANINPUT | GPIO_PORTD | GPIO_PIN_2)
|
||||
# define GPIO_ADC_AIN6 (GPIO_FUNC_ANINPUT | GPIO_PORTD | GPIO_PIN_1)
|
||||
# define GPIO_ADC_AIN7 (GPIO_FUNC_ANINPUT | GPIO_PORTD | GPIO_PIN_0)
|
||||
# define GPIO_ADC_AIN8 (GPIO_FUNC_ANINPUT | GPIO_PORTE | GPIO_PIN_5)
|
||||
# define GPIO_ADC_AIN9 (GPIO_FUNC_ANINPUT | GPIO_PORTE | GPIO_PIN_4)
|
||||
# define GPIO_ADC_AIN10 (GPIO_FUNC_ANINPUT | GPIO_PORTB | GPIO_PIN_4)
|
||||
# define GPIO_ADC_AIN11 (GPIO_FUNC_ANINPUT | GPIO_PORTB | GPIO_PIN_5)
|
||||
|
||||
# define GPIO_CAN0_RX_1 (GPIO_FUNC_PFINPUT | GPIO_ALT_3 | GPIO_PORTF | GPIO_PIN_0)
|
||||
# define GPIO_CAN0_RX_2 (GPIO_FUNC_PFINPUT | GPIO_ALT_8 | GPIO_PORTB | GPIO_PIN_4)
|
||||
# define GPIO_CAN0_RX_3 (GPIO_FUNC_PFINPUT | GPIO_ALT_8 | GPIO_PORTE | GPIO_PIN_4)
|
||||
# define GPIO_CAN0_TX_1 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_3 | GPIO_PORTF | GPIO_PIN_3)
|
||||
# define GPIO_CAN0_TX_2 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_8 | GPIO_PORTB | GPIO_PIN_5)
|
||||
# define GPIO_CAN0_TX_3 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_8 | GPIO_PORTE | GPIO_PIN_5)
|
||||
# define GPIO_CAN1_RX_1 (GPIO_FUNC_PFINPUT | GPIO_ALT_8 | GPIO_PORTA | GPIO_PIN_0)
|
||||
# define GPIO_CAN1_TX_1 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_8 | GPIO_PORTA | GPIO_PIN_1)
|
||||
|
||||
# define GPIO_CMP0_NIN (GPIO_FUNC_ANINPUT | GPIO_PORTC | GPIO_PIN_7)
|
||||
# define GPIO_CMP0_OUT_2 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_9 | GPIO_PORTF | GPIO_PIN_0)
|
||||
# define GPIO_CMP0_PIN (GPIO_FUNC_ANINPUT | GPIO_PORTC | GPIO_PIN_6)
|
||||
# define GPIO_CMP1_NIN (GPIO_FUNC_ANINPUT | GPIO_PORTC | GPIO_PIN_4)
|
||||
# define GPIO_CMP1_OUT_2 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_9 | GPIO_PORTF | GPIO_PIN_1)
|
||||
# define GPIO_CMP1_PIN (GPIO_FUNC_ANINPUT | GPIO_PORTC | GPIO_PIN_5)
|
||||
|
||||
# define GPIO_I2C0_SCL (GPIO_FUNC_PFOUTPUT | GPIO_ALT_3 | GPIO_PORTB | GPIO_PIN_2)
|
||||
# define GPIO_I2C0_SDA (GPIO_FUNC_PFODIO | GPIO_ALT_3 | GPIO_PORTB | GPIO_PIN_3 | GPIO_PADTYPE_ODWPU)
|
||||
# define GPIO_I2C1_SCL_1 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_3 | GPIO_PORTA | GPIO_PIN_6)
|
||||
# define GPIO_I2C1_SCL_2 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_3 | GPIO_PORTG | GPIO_PIN_4)
|
||||
# define GPIO_I2C1_SDA_1 (GPIO_FUNC_PFODIO | GPIO_ALT_3 | GPIO_PORTA | GPIO_PIN_7 | GPIO_PADTYPE_ODWPU)
|
||||
# define GPIO_I2C1_SDA_2 (GPIO_FUNC_PFODIO | GPIO_ALT_3 | GPIO_PORTG | GPIO_PIN_5 | GPIO_PADTYPE_ODWPU)
|
||||
# define GPIO_I2C2_SCL (GPIO_FUNC_PFOUTPUT | GPIO_ALT_3 | GPIO_PORTE | GPIO_PIN_4)
|
||||
# define GPIO_I2C2_SDA (GPIO_FUNC_PFODIO | GPIO_ALT_3 | GPIO_PORTE | GPIO_PIN_5 | GPIO_PADTYPE_ODWPU)
|
||||
# define GPIO_I2C3_SCL_1 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_3 | GPIO_PORTG | GPIO_PIN_0)
|
||||
# define GPIO_I2C3_SCL_2 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_3 | GPIO_PORTD | GPIO_PIN_0)
|
||||
# define GPIO_I2C3_SDA_1 (GPIO_FUNC_PFODIO | GPIO_ALT_3 | GPIO_PORTG | GPIO_PIN_1 | GPIO_PADTYPE_ODWPU)
|
||||
# define GPIO_I2C3_SDA_2 (GPIO_FUNC_PFODIO | GPIO_ALT_3 | GPIO_PORTD | GPIO_PIN_1 | GPIO_PADTYPE_ODWPU)
|
||||
# define GPIO_I2C4_SCL (GPIO_FUNC_PFOUTPUT | GPIO_ALT_3 | GPIO_PORTG | GPIO_PIN_2)
|
||||
# define GPIO_I2C4_SDA (GPIO_FUNC_PFODIO | GPIO_ALT_3 | GPIO_PORTG | GPIO_PIN_3 | GPIO_PADTYPE_ODWPU)
|
||||
# define GPIO_I2C5_SCL (GPIO_FUNC_PFOUTPUT | GPIO_ALT_3 | GPIO_PORTB | GPIO_PIN_6)
|
||||
# define GPIO_I2C5_SDA (GPIO_FUNC_PFODIO | GPIO_ALT_3 | GPIO_PORTB | GPIO_PIN_7 | GPIO_PADTYPE_ODWPU)
|
||||
|
||||
# define GPIO_M0_PWM0 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_4 | GPIO_PORTB | GPIO_PIN_6)
|
||||
# define GPIO_M0_PWM1 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_4 | GPIO_PORTB | GPIO_PIN_7)
|
||||
# define GPIO_M0_PWM2 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_4 | GPIO_PORTB | GPIO_PIN_4)
|
||||
# define GPIO_M0_PWM3 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_4 | GPIO_PORTB | GPIO_PIN_5)
|
||||
# define GPIO_M0_PWM4_1 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_4 | GPIO_PORTE | GPIO_PIN_4)
|
||||
# define GPIO_M0_PWM4_2 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_4 | GPIO_PORTG | GPIO_PIN_4)
|
||||
# define GPIO_M0_PWM5_1 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_4 | GPIO_PORTE | GPIO_PIN_5)
|
||||
# define GPIO_M0_PWM5_2 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_4 | GPIO_PORTG | GPIO_PIN_5)
|
||||
# define GPIO_M0_PWM6_1 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_4 | GPIO_PORTC | GPIO_PIN_4)
|
||||
# define GPIO_M0_PWM6_2 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_4 | GPIO_PORTD | GPIO_PIN_0)
|
||||
# define GPIO_M0_PWM7_1 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_4 | GPIO_PORTC | GPIO_PIN_5)
|
||||
# define GPIO_M0_PWM7_2 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_4 | GPIO_PORTD | GPIO_PIN_1)
|
||||
# define GPIO_M0_PWM_FAULT0_1 (GPIO_FUNC_PFINPUT | GPIO_ALT_4 | GPIO_PORTD | GPIO_PIN_2)
|
||||
# define GPIO_M0_PWM_FAULT0_2 (GPIO_FUNC_PFINPUT | GPIO_ALT_4 | GPIO_PORTD | GPIO_PIN_6)
|
||||
# define GPIO_M0_PWM_FAULT0_3 (GPIO_FUNC_PFINPUT | GPIO_ALT_4 | GPIO_PORTF | GPIO_PIN_2)
|
||||
# define GPIO_M0_PWM_FAULT1_1 (GPIO_FUNC_PFINPUT | GPIO_ALT_4 | GPIO_PORTF | GPIO_PIN_3)
|
||||
# define GPIO_M0_PWM_FAULT1_2 (GPIO_FUNC_PFINPUT | GPIO_ALT_4 | GPIO_PORTG | GPIO_PIN_2)
|
||||
# define GPIO_M0_PWM_FAULT1_3 (GPIO_FUNC_PFINPUT | GPIO_ALT_4 | GPIO_PORTD | GPIO_PIN_7)
|
||||
# define GPIO_M0_PWM_FAULT2_1 (GPIO_FUNC_PFINPUT | GPIO_ALT_4 | GPIO_PORTF | GPIO_PIN_4)
|
||||
# define GPIO_M0_PWM_FAULT2_2 (GPIO_FUNC_PFINPUT | GPIO_ALT_4 | GPIO_PORTG | GPIO_PIN_3)
|
||||
|
||||
# define GPIO_M1_PWM0_1 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_5 | GPIO_PORTD | GPIO_PIN_0)
|
||||
# define GPIO_M1_PWM0_2 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_5 | GPIO_PORTG | GPIO_PIN_2)
|
||||
# define GPIO_M1_PWM1_1 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_5 | GPIO_PORTD | GPIO_PIN_1)
|
||||
# define GPIO_M1_PWM1_2 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_5 | GPIO_PORTG | GPIO_PIN_3)
|
||||
# define GPIO_M1_PWM2_1 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_5 | GPIO_PORTA | GPIO_PIN_6)
|
||||
# define GPIO_M1_PWM2_2 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_5 | GPIO_PORTE | GPIO_PIN_4)
|
||||
# define GPIO_M1_PWM2_3 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_5 | GPIO_PORTG | GPIO_PIN_4)
|
||||
# define GPIO_M1_PWM3_1 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_5 | GPIO_PORTA | GPIO_PIN_7)
|
||||
# define GPIO_M1_PWM3_2 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_5 | GPIO_PORTE | GPIO_PIN_5)
|
||||
# define GPIO_M1_PWM3_3 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_5 | GPIO_PORTG | GPIO_PIN_5)
|
||||
# define GPIO_M1_PWM4 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_5 | GPIO_PORTF | GPIO_PIN_0)
|
||||
# define GPIO_M1_PWM5 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_5 | GPIO_PORTF | GPIO_PIN_1)
|
||||
# define GPIO_M1_PWM6 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_5 | GPIO_PORTF | GPIO_PIN_2)
|
||||
# define GPIO_M1_PWM7 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_5 | GPIO_PORTF | GPIO_PIN_3)
|
||||
# define GPIO_M1_PWM_FAULT0 (GPIO_FUNC_PFINPUT | GPIO_ALT_5 | GPIO_PORTF | GPIO_PIN_4)
|
||||
# define GPIO_M1_PWM_FAULT1 (GPIO_FUNC_PFINPUT | GPIO_ALT_5 | GPIO_PORTG | GPIO_PIN_0)
|
||||
# define GPIO_M1_PWM_FAULT2 (GPIO_FUNC_PFINPUT | GPIO_ALT_5 | GPIO_PORTG | GPIO_PIN_1)
|
||||
|
||||
# define GPIO_NMI_1 (GPIO_FUNC_PFIO | GPIO_ALT_8 | GPIO_PORTD | GPIO_PIN_7)
|
||||
# define GPIO_NMI_2 (GPIO_FUNC_PFIO | GPIO_ALT_8 | GPIO_PORTF | GPIO_PIN_0)
|
||||
|
||||
# define GPIO_QEI0_IDX_1 (GPIO_FUNC_PFIO | GPIO_ALT_6 | GPIO_PORTD | GPIO_PIN_3)
|
||||
# define GPIO_QEI0_IDX_2 (GPIO_FUNC_PFIO | GPIO_ALT_6 | GPIO_PORTF | GPIO_PIN_4)
|
||||
# define GPIO_QEI0_PHA_1 (GPIO_FUNC_PFIO | GPIO_ALT_6 | GPIO_PORTD | GPIO_PIN_6)
|
||||
# define GPIO_QEI0_PHA_2 (GPIO_FUNC_PFIO | GPIO_ALT_6 | GPIO_PORTF | GPIO_PIN_0)
|
||||
# define GPIO_QEI0_PHB_1 (GPIO_FUNC_PFIO | GPIO_ALT_6 | GPIO_PORTD | GPIO_PIN_7)
|
||||
# define GPIO_QEI0_PHB_2 (GPIO_FUNC_PFIO | GPIO_ALT_6 | GPIO_PORTF | GPIO_PIN_1)
|
||||
# define GPIO_QEI1_IDX_1 (GPIO_FUNC_PFIO | GPIO_ALT_6 | GPIO_PORTC | GPIO_PIN_4)
|
||||
# define GPIO_QEI1_IDX_2 (GPIO_FUNC_PFIO | GPIO_ALT_6 | GPIO_PORTG | GPIO_PIN_5)
|
||||
# define GPIO_QEI1_PHA_1 (GPIO_FUNC_PFIO | GPIO_ALT_6 | GPIO_PORTC | GPIO_PIN_5)
|
||||
# define GPIO_QEI1_PHA_2 (GPIO_FUNC_PFIO | GPIO_ALT_6 | GPIO_PORTG | GPIO_PIN_0)
|
||||
# define GPIO_QEI1_PHA_3 (GPIO_FUNC_PFIO | GPIO_ALT_6 | GPIO_PORTG | GPIO_PIN_3)
|
||||
# define GPIO_QEI1_PHB_1 (GPIO_FUNC_PFIO | GPIO_ALT_6 | GPIO_PORTC | GPIO_PIN_6)
|
||||
# define GPIO_QEI1_PHB_2 (GPIO_FUNC_PFIO | GPIO_ALT_6 | GPIO_PORTG | GPIO_PIN_1)
|
||||
# define GPIO_QEI1_PHB_3 (GPIO_FUNC_PFIO | GPIO_ALT_6 | GPIO_PORTG | GPIO_PIN_4)
|
||||
|
||||
# define GPIO_SSI0_CLK (GPIO_FUNC_PFIO | GPIO_ALT_2 | GPIO_PORTA | GPIO_PIN_2)
|
||||
# define GPIO_SSI0_FSS (GPIO_FUNC_PFIO | GPIO_ALT_2 | GPIO_PORTA | GPIO_PIN_3)
|
||||
# define GPIO_SSI0_RX (GPIO_FUNC_PFIO | GPIO_ALT_2 | GPIO_PORTA | GPIO_PIN_4)
|
||||
# define GPIO_SSI0_TX (GPIO_FUNC_PFIO | GPIO_ALT_2 | GPIO_PORTA | GPIO_PIN_5)
|
||||
# define GPIO_SSI1_CLK_1 (GPIO_FUNC_PFIO | GPIO_ALT_2 | GPIO_PORTD | GPIO_PIN_0)
|
||||
# define GPIO_SSI1_CLK_2 (GPIO_FUNC_PFIO | GPIO_ALT_2 | GPIO_PORTF | GPIO_PIN_2)
|
||||
# define GPIO_SSI1_FSS_1 (GPIO_FUNC_PFIO | GPIO_ALT_2 | GPIO_PORTD | GPIO_PIN_1)
|
||||
# define GPIO_SSI1_FSS_2 (GPIO_FUNC_PFIO | GPIO_ALT_2 | GPIO_PORTF | GPIO_PIN_3)
|
||||
# define GPIO_SSI1_RX_1 (GPIO_FUNC_PFIO | GPIO_ALT_2 | GPIO_PORTD | GPIO_PIN_2)
|
||||
# define GPIO_SSI1_RX_2 (GPIO_FUNC_PFIO | GPIO_ALT_2 | GPIO_PORTF | GPIO_PIN_0)
|
||||
# define GPIO_SSI1_TX_1 (GPIO_FUNC_PFIO | GPIO_ALT_2 | GPIO_PORTD | GPIO_PIN_3)
|
||||
# define GPIO_SSI1_TX_2 (GPIO_FUNC_PFIO | GPIO_ALT_2 | GPIO_PORTF | GPIO_PIN_1)
|
||||
# define GPIO_SSI2_CLK (GPIO_FUNC_PFIO | GPIO_ALT_2 | GPIO_PORTB | GPIO_PIN_4)
|
||||
# define GPIO_SSI2_FSS (GPIO_FUNC_PFIO | GPIO_ALT_2 | GPIO_PORTB | GPIO_PIN_5)
|
||||
# define GPIO_SSI2_RX (GPIO_FUNC_PFIO | GPIO_ALT_2 | GPIO_PORTB | GPIO_PIN_6)
|
||||
# define GPIO_SSI2_TX (GPIO_FUNC_PFIO | GPIO_ALT_2 | GPIO_PORTB | GPIO_PIN_7)
|
||||
# define GPIO_SSI3_CLK (GPIO_FUNC_PFIO | GPIO_ALT_1 | GPIO_PORTD | GPIO_PIN_0)
|
||||
# define GPIO_SSI3_FSS (GPIO_FUNC_PFIO | GPIO_ALT_1 | GPIO_PORTD | GPIO_PIN_1)
|
||||
# define GPIO_SSI3_RX (GPIO_FUNC_PFIO | GPIO_ALT_1 | GPIO_PORTD | GPIO_PIN_2)
|
||||
# define GPIO_SSI3_TX (GPIO_FUNC_PFIO | GPIO_ALT_1 | GPIO_PORTD | GPIO_PIN_3)
|
||||
|
||||
# define GPIO_TCK_SWCLK (GPIO_FUNC_PFIO | GPIO_ALT_1 | GPIO_PORTC | GPIO_PIN_0)
|
||||
# define GPIO_TDI (GPIO_FUNC_PFIO | GPIO_ALT_1 | GPIO_PORTC | GPIO_PIN_2)
|
||||
# define GPIO_TDO_SWO (GPIO_FUNC_PFIO | GPIO_ALT_1 | GPIO_PORTC | GPIO_PIN_3)
|
||||
# define GPIO_TMS_SWDIO (GPIO_FUNC_PFIO | GPIO_ALT_1 | GPIO_PORTC | GPIO_PIN_1)
|
||||
|
||||
# define GPIO_TR_CLK (GPIO_FUNC_PFIO | GPIO_ALT_14 | GPIO_PORTF | GPIO_PIN_3)
|
||||
# define GPIO_TR_D0 (GPIO_FUNC_PFIO | GPIO_ALT_14 | GPIO_PORTF | GPIO_PIN_2)
|
||||
# define GPIO_TR_D1 (GPIO_FUNC_PFIO | GPIO_ALT_14 | GPIO_PORTF | GPIO_PIN_1)
|
||||
|
||||
# define GPIO_TIM0_CCP0_1 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTB | GPIO_PIN_6)
|
||||
# define GPIO_TIM0_CCP0_2 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTF | GPIO_PIN_0)
|
||||
# define GPIO_TIM0_CCP1_1 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTB | GPIO_PIN_7)
|
||||
# define GPIO_TIM0_CCP1_2 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTF | GPIO_PIN_1)
|
||||
# define GPIO_TIM1_CCP0_1 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTB | GPIO_PIN_4)
|
||||
# define GPIO_TIM1_CCP0_2 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTF | GPIO_PIN_2)
|
||||
# define GPIO_TIM1_CCP1_1 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTB | GPIO_PIN_5)
|
||||
# define GPIO_TIM1_CCP1_2 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTF | GPIO_PIN_3)
|
||||
# define GPIO_TIM2_CCP0_1 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTB | GPIO_PIN_0)
|
||||
# define GPIO_TIM2_CCP0_2 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTF | GPIO_PIN_4)
|
||||
# define GPIO_TIM2_CCP1 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTB | GPIO_PIN_1)
|
||||
# define GPIO_TIM3_CCP0 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTB | GPIO_PIN_2)
|
||||
# define GPIO_TIM3_CCP1 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTB | GPIO_PIN_3)
|
||||
# define GPIO_TIM4_CCP0_1 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTC | GPIO_PIN_0)
|
||||
# define GPIO_TIM4_CCP0_2 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTG | GPIO_PIN_0)
|
||||
# define GPIO_TIM4_CCP1_1 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTC | GPIO_PIN_1)
|
||||
# define GPIO_TIM4_CCP1_2 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTG | GPIO_PIN_1)
|
||||
# define GPIO_TIM5_CCP0_1 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTC | GPIO_PIN_2)
|
||||
# define GPIO_TIM5_CCP0_2 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTG | GPIO_PIN_2)
|
||||
# define GPIO_TIM5_CCP1_1 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTC | GPIO_PIN_3)
|
||||
# define GPIO_TIM5_CCP1_2 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTG | GPIO_PIN_3)
|
||||
|
||||
# define GPIO_UART0_RX (GPIO_FUNC_PFINPUT | GPIO_ALT_1 | GPIO_PORTA | GPIO_PIN_0)
|
||||
# define GPIO_UART0_TX (GPIO_FUNC_PFOUTPUT | GPIO_ALT_1 | GPIO_PORTA | GPIO_PIN_1)
|
||||
# define GPIO_UART1_CTS_1 (GPIO_FUNC_PFINPUT | GPIO_ALT_1 | GPIO_PORTF | GPIO_PIN_1)
|
||||
# define GPIO_UART1_CTS_2 (GPIO_FUNC_PFINPUT | GPIO_ALT_8 | GPIO_PORTC | GPIO_PIN_5)
|
||||
# define GPIO_UART1_RTS_1 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_1 | GPIO_PORTF | GPIO_PIN_0)
|
||||
# define GPIO_UART1_RTS_2 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_8 | GPIO_PORTC | GPIO_PIN_4)
|
||||
# define GPIO_UART1_RX_1 (GPIO_FUNC_PFINPUT | GPIO_ALT_1 | GPIO_PORTB | GPIO_PIN_0)
|
||||
# define GPIO_UART1_RX_2 (GPIO_FUNC_PFINPUT | GPIO_ALT_2 | GPIO_PORTC | GPIO_PIN_4)
|
||||
# define GPIO_UART1_TX_1 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_1 | GPIO_PORTB | GPIO_PIN_1)
|
||||
# define GPIO_UART1_TX_2 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_2 | GPIO_PORTC | GPIO_PIN_5)
|
||||
# define GPIO_UART2_RX_1 (GPIO_FUNC_PFINPUT | GPIO_ALT_1 | GPIO_PORTD | GPIO_PIN_6)
|
||||
# define GPIO_UART2_RX_2 (GPIO_FUNC_PFINPUT | GPIO_ALT_1 | GPIO_PORTG | GPIO_PIN_4)
|
||||
# define GPIO_UART2_TX_1 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_1 | GPIO_PORTD | GPIO_PIN_7)
|
||||
# define GPIO_UART2_TX_2 (GPIO_FUNC_PFOUTPUT | GPIO_ALT_1 | GPIO_PORTG | GPIO_PIN_5)
|
||||
# define GPIO_UART3_RX (GPIO_FUNC_PFINPUT | GPIO_ALT_1 | GPIO_PORTC | GPIO_PIN_6)
|
||||
# define GPIO_UART3_TX (GPIO_FUNC_PFOUTPUT | GPIO_ALT_1 | GPIO_PORTC | GPIO_PIN_7)
|
||||
# define GPIO_UART4_RX (GPIO_FUNC_PFINPUT | GPIO_ALT_1 | GPIO_PORTC | GPIO_PIN_4)
|
||||
# define GPIO_UART4_TX (GPIO_FUNC_PFOUTPUT | GPIO_ALT_1 | GPIO_PORTC | GPIO_PIN_5)
|
||||
# define GPIO_UART5_RX (GPIO_FUNC_PFINPUT | GPIO_ALT_1 | GPIO_PORTE | GPIO_PIN_4)
|
||||
# define GPIO_UART5_TX (GPIO_FUNC_PFOUTPUT | GPIO_ALT_1 | GPIO_PORTE | GPIO_PIN_5)
|
||||
# define GPIO_UART6_RX (GPIO_FUNC_PFINPUT | GPIO_ALT_1 | GPIO_PORTD | GPIO_PIN_4)
|
||||
# define GPIO_UART6_TX (GPIO_FUNC_PFOUTPUT | GPIO_ALT_1 | GPIO_PORTD | GPIO_PIN_5)
|
||||
# define GPIO_UART7_RX (GPIO_FUNC_PFINPUT | GPIO_ALT_1 | GPIO_PORTE | GPIO_PIN_0)
|
||||
# define GPIO_UART7_TX (GPIO_FUNC_PFOUTPUT | GPIO_ALT_1 | GPIO_PORTE | GPIO_PIN_1)
|
||||
|
||||
# define GPIO_WTIM0_CCP0_1 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTC | GPIO_PIN_4)
|
||||
# define GPIO_WTIM0_CCP0_2 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTG | GPIO_PIN_4)
|
||||
# define GPIO_WTIM0_CCP1_1 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTC | GPIO_PIN_5)
|
||||
# define GPIO_WTIM0_CCP1_2 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTG | GPIO_PIN_5)
|
||||
# define GPIO_WTIM1_CCP0 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTC | GPIO_PIN_6)
|
||||
# define GPIO_WTIM1_CCP1 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTC | GPIO_PIN_7)
|
||||
# define GPIO_WTIM2_CCP0 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTD | GPIO_PIN_0)
|
||||
# define GPIO_WTIM2_CCP1 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTD | GPIO_PIN_1)
|
||||
# define GPIO_WTIM3_CCP0 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTD | GPIO_PIN_2)
|
||||
# define GPIO_WTIM3_CCP1 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTD | GPIO_PIN_3)
|
||||
# define GPIO_WTIM4_CCP0 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTD | GPIO_PIN_4)
|
||||
# define GPIO_WTIM4_CCP1 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTD | GPIO_PIN_5)
|
||||
# define GPIO_WTIM5_CCP0 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTD | GPIO_PIN_6)
|
||||
# define GPIO_WTIM5_CCP1 (GPIO_FUNC_PFIO | GPIO_ALT_7 | GPIO_PORTD | GPIO_PIN_7)
|
||||
|
||||
#elif defined(CONFIG_ARCH_CHIP_TM4C129XNC)
|
||||
|
||||
# define GPIO_ADC_AIN0 (GPIO_FUNC_ANINPUT | GPIO_PORTE | GPIO_PIN_3)
|
||||
|
||||
Loading…
Reference in New Issue
Block a user