sergiotarxz/nuttx
1
0
Fork 0
Code Issues Pull Requests Releases Wiki Activity

Merged nuttx/arch into master

Browse Source
This commit is contained in:
ziggurat29 2016-03-29 09:48:22 -05:00
commit 800efb1f87
4 changed files with 11 additions and 14 deletions
Show Stats Download Patch File Download Diff File Expand all files Collapse all files

6
arch/arm/src/samv7/chip/same70_pinmap.h
View File

@ -486,9 +486,9 @@
#define GPIO_UART0_TXD (GPIO_PERIPHA | GPIO_CFG_DEFAULT | GPIO_PORT_PIOA | GPIO_PIN10)
#define GPIO_UART1_RXD (GPIO_PERIPHC | GPIO_CFG_DEFAULT | GPIO_PORT_PIOA | GPIO_PIN5)
#define GPIO_UART1_TXD (GPIO_PERIPHD | GPIO_CFG_DEFAULT | GPIO_PORT_PIOD | GPIO_PIN26)
#define GPIO_UART1_TXD_1 (GPIO_PERIPHC | GPIO_CFG_DEFAULT | GPIO_PORT_PIOA | GPIO_PIN4)
#define GPIO_UART1_TXD_2 (GPIO_PERIPHC | GPIO_CFG_DEFAULT | GPIO_PORT_PIOA | GPIO_PIN6)
#define GPIO_UART1_TXD_1 (GPIO_PERIPHD | GPIO_CFG_DEFAULT | GPIO_PORT_PIOD | GPIO_PIN26)
#define GPIO_UART1_TXD_2 (GPIO_PERIPHC | GPIO_CFG_DEFAULT | GPIO_PORT_PIOA | GPIO_PIN4)
#define GPIO_UART1_TXD_3 (GPIO_PERIPHC | GPIO_CFG_DEFAULT | GPIO_PORT_PIOA | GPIO_PIN6)
#define GPIO_UART2_RXD (GPIO_PERIPHC | GPIO_CFG_DEFAULT | GPIO_PORT_PIOD | GPIO_PIN25)
#define GPIO_UART2_TXD (GPIO_PERIPHC | GPIO_CFG_DEFAULT | GPIO_PORT_PIOD | GPIO_PIN26)

6
arch/arm/src/samv7/chip/samv71_pinmap.h
View File

@ -492,9 +492,9 @@
#define GPIO_UART0_TXD (GPIO_PERIPHA | GPIO_CFG_DEFAULT | GPIO_PORT_PIOA | GPIO_PIN10)
#define GPIO_UART1_RXD (GPIO_PERIPHC | GPIO_CFG_DEFAULT | GPIO_PORT_PIOA | GPIO_PIN5)
#define GPIO_UART1_TXD (GPIO_PERIPHD | GPIO_CFG_DEFAULT | GPIO_PORT_PIOD | GPIO_PIN26)
#define GPIO_UART1_TXD_1 (GPIO_PERIPHC | GPIO_CFG_DEFAULT | GPIO_PORT_PIOA | GPIO_PIN4)
#define GPIO_UART1_TXD_2 (GPIO_PERIPHC | GPIO_CFG_DEFAULT | GPIO_PORT_PIOA | GPIO_PIN6)
#define GPIO_UART1_TXD_1 (GPIO_PERIPHD | GPIO_CFG_DEFAULT | GPIO_PORT_PIOD | GPIO_PIN26)
#define GPIO_UART1_TXD_2 (GPIO_PERIPHC | GPIO_CFG_DEFAULT | GPIO_PORT_PIOA | GPIO_PIN4)
#define GPIO_UART1_TXD_3 (GPIO_PERIPHC | GPIO_CFG_DEFAULT | GPIO_PORT_PIOA | GPIO_PIN6)
#define GPIO_UART2_RXD (GPIO_PERIPHC | GPIO_CFG_DEFAULT | GPIO_PORT_PIOD | GPIO_PIN25)
#define GPIO_UART2_TXD (GPIO_PERIPHC | GPIO_CFG_DEFAULT | GPIO_PORT_PIOD | GPIO_PIN26)

9
arch/arm/src/stm32l4/stm32l4_lse.c
View File

@ -62,7 +62,7 @@
void stm32l4_rcc_enablelse(void)
{
bool bkpenabled;
bool writable;
uint32_t regval;
/* The LSE is in the RTC domain and write access is denied to this domain
@ -70,7 +70,7 @@ void stm32l4_rcc_enablelse(void)
* register before to configuring the LSE.
*/
bkpenabled = stm32l4_pwr_enablebkp(true);
writable = stm32l4_pwr_enablebkp(true);
/* Enable the External Low-Speed (LSE) oscillator by setting the LSEON bit
* the RCC BDCR register.
@ -89,8 +89,5 @@ void stm32l4_rcc_enablelse(void)
/* Disable backup domain access if it was disabled on entry */
if (!bkpenabled)
{
(void)stm32l4_pwr_enablebkp(false);
}
(void)stm32l4_pwr_enablebkp(writable);
}

4
arch/arm/src/stm32l4/stm32l4_pwr.c
View File

@ -105,14 +105,14 @@ bool stm32l4_pwr_enableclk(bool enable)
/* Disable power interface clock */
regval &= ~RCC_APB1ENR1_PWREN;
putreg32(STM32L4_RCC_APB1ENR1, regval);
putreg32(regval, STM32L4_RCC_APB1ENR1);
}
else if (!wasenabled && enable)
{
/* Enable power interface clock */
regval |= RCC_APB1ENR1_PWREN;
putreg32(STM32L4_RCC_APB1ENR1, regval);
putreg32(regval, STM32L4_RCC_APB1ENR1);
}
return wasenabled;